(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-297968

(43)公開日 平成8年(1996)11月12日

(51) Int.Cl. ⁶	識別記号	庁内整理番号	FΙ	技術表示箇所
G11C 11/401			G11C 11/34	371Z
G06F 12/08	3 1 0	7623-5B	G06F 12/08	3 1 0 Z


		審査請求 有 発明の数2 OL (全 9 頁)
(21)出願番号 (62)分割の表示 (22)出顧日	特願平8-122019 特願昭62-241054の分割 昭和62年(1987) 9 月26日	(71)出願人 000006013 三菱電機株式会社 東京都千代田区丸の内二丁目2番3号
		(72)発明者 堂阪 勝己 伊丹市瑞原4丁目1番地 三菱電機株式会 社エル・エス・アイ研究所内
		(72)発明者 熊野谷 正樹 伊丹市瑞原4丁目1番地 三菱電機株式会 社エル・エス・アイ研究所内
		(74)代理人 弁理士 吉田 茂明 (外2名)

(54) 【発明の名称】 半導体記憶装置

(57)【要約】

【課題】 キャッシュヒット率を向上させた簡易キャッシュシステムを有する半導体記憶装置を得る。

【解決手段】 メモリセルアレイ5をブロックB1~B4と4分割して使用するため、センスアンプ6, I/Oスイッチ9間にブロックB1~B4に対応してトランスファゲート31(31a~31d), データレジスタ32(32a~32d)を挿入している。トランスファゲート31は、各々トランスファゲートコントローラ33(33a~33d)により独立して制御されるため、その導通・非導通により、メモリセルアレイ5のデータをブロック(B1~B4)単位で、センスアンプ6を介して対応のデータレジスタ32a~32dへ転送が可能となる。



【特許請求の範囲】

【請求項1】 複数行及び複数列に配列され、各々が情報を記憶する複数のメモリセルを有し、前記複数のメモリセルが複数列単位の複数のブロックに分割されたメインメモリと、

複数の記憶素子を有し、前記メインメモリからブロック 単位で読み出された情報を記憶するキャッシュメモリ と、

前記メインメモリと前記キャッシュメモリとの間に接続され、前記キャッシュメモリ及び前記メインメモリのうちいずれか一方へのアクセスを指示するキャッシュ制御信号に従い、前記メインメモリから読み出された情報の前記キャッシュメモリへの転送の実行/非実行を制御する転送制御手段とを備える、半導体記憶装置。

【請求項2】 前記転送制御手段は、前記キャッシュ制御信号に基づいて活性状態及び非活性状態が制御されるとともに列アドレス信号の一部と行アドレス信号を受ける選択手段によって前記メインメモリから読み出された情報を前記キャッシュメモリに転送するか否かを制御される、請求項1記載の半導体記憶装置。

【請求項3】 前記転送制御手段は、前記メインメモリの各プロックにそれぞれが対応した複数の転送部を有し、各転送部は複数のトランスファゲートを有し、前記キャシュヒット信号に従い、前記メインメモリからプロック単位で読み出された情報を前記キャッシュメモリに転送する時に、前記情報が読み出されるメインメモリのブロックに対応した転送部の複数のトランスファゲートが導通状態とされ、残りの転送部の複数のトランスファゲートが非通状態とされ、残りの転送部の複数のトランスファゲートが非導通状態とされる、請求項2記載の半導体記憶装置。

【請求項4】 前記転送制御手段の各転送部の前記複数のトランスファゲートは、前記転送部に対応して設けられ前記キャッシュ制御信号に基づいて活性状態及び非活性状態が制御されるとともに列アドレス信号の一部と行アドレス信号を受けるブロック選択手段によって、導通状態及び非導通状態が制御される請求項3記載の半導体記憶装置。

【請求項5】 前記キャッシュメモリの各ブロックにおける複数の記憶素子は、前記メインメモリの各ブロックにおける複数列と同数の複数列に設けられている請求項 40 3 または請求項 4 記載の半導体記憶装置。

【請求項6】 複数行及び複数列に配列され、各々が情報を記憶する複数のメモリセルを有し、前記複数のメモリセルが複数列単位の複数のブロックに分割されたメインメモリを備え、前記メインメモリの各ブロックにおける列数は、出力データのビット数よりも多く設定され、複数の記憶素子を有し、前記メインメモリからブロック単位で読み出された情報を記憶するキャッシュメモリと、

前記メインメモリと前記キャッシュメモリとの間に接続 50 存在しない時 (キャッシュミス)、CPUは低速なメイ

2

され、前記キャッシュメモリ及び前記メインメモリのうちいずれか一方へのアクセスを指示するキャッシュ制御信号に従い、前記メインメモリから読み出された情報の前記キャッシュメモリへの転送の実行/非実行を制御する転送制御手段とをさらに備える、半導体記憶装置。

【請求項7】 前記転送制御手段は、前記キャッシュ制御信号に基づいて活性状態及び非活性状態が制御されるとともに列アドレス信号の一部と行アドレス信号を受ける選択手段によって前記メインメモリから読み出された情報を前記キャッシュメモリに転送するか否かを制御される、請求項6記載の半導体記憶装置。

【請求項8】 前記転送制御手段は、前記メインメモリの各プロックにそれぞれが対応した複数の転送部を有し、各転送部は複数のトランスファゲートを有し、前記キャシュヒット信号に従い、前記メインメモリからプロック単位で読み出された情報を前記キャッシュメモリに転送する時に、前記情報が読み出されるメインメモリのブロックに対応した転送部の複数のトランスファゲートが導通状態とされ、残りの転送部の複数のトランスファゲートが非導通状態とされる、請求項7記載の半導体記憶装置。

【請求項9】 前記転送制御手段の各転送部の前記複数のトランスファゲートは、前記転送部に対応して設けられ前記キャッシュ制御信号に基づいて活性状態及び非活性状態が制御されるとともに列アドレス信号の一部と行アドレス信号を受けるブロック選択手段によって、導通状態及び非導通状態が制御される請求項8記載の半導体記憶装置。

【請求項10】 前記キャッシュメモリの各ブロックに 30 おける複数の記憶素子は、前記メインメモリの各ブロッ クにおける複数列と同数の複数列に設けられている請求 項8または請求項9記載の半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明はキャッシュメモリ を内部に有する半導体記憶装置に関する。

[0002]

【従来の技術】従来、コンピュータシステムのコストパフォーマンスを向上させるため、低速だが低コストで大容量なダイナミックRAM (DRAM)をメインメモリに使用し、このメインメモリとCPU間に高速なバッファとして、小容量の高速メモリを設けることが、よく行われていた。上記した高速バッファはキャッシュメモリと呼ばれ、CPUが必要としそうなデータのブロックをメインメモリからコピーし、保持している。CPUがアクセスするアドレスのデータがキャッシュメモリ内に存在する時(キャッシュヒット)、CPUは必要とするデータをキュッシュメモリより取り込む。一方、CPUがアクセスするアドレスのデータがキャッシュメモリ内に存在しない時(キャッシュミス)

ンメモリ (DRAM) より、必要とするデータを取込む。

【0003】上記したキャッシュメモリをメモリシステムに組み込むには、高価な高速メモリを必要とするのでコストを重視する小型のコンピュータシステムでは使用することができなかった。そこで、DRAMの有しているページモード、スタティックコラムモード等の高速アクセス機能を利用し、簡易なキャッシュシステムを構成していた。

【0004】以下、図4の波形図を参照して、ページモ 10 ード,スタティックコラムモードの説明を行う。同図に おいて(a)は通常のDRAMのサイクル、(b)はページモ ードサイクル、(c)はスタティックコラムモードサイク ルである。

【0005】同図(a)に示すように、通常サイクルで は、信号バーRAS (Row Address Strobe)の降下エッジ でマルチプレクスアドレス信号MAより行アドレス(Row Address) RAをDRAM内に取込み、信号バーCAS (Column Address Strobe)の降下エッジでマルチプレク スアドレス信号MAより列アドレス(Column Address) C AをDRAM内に取り込む。そして、行アドレスRA、 列アドレスCAにより選択されたメモリセルのデータを データ出力Doutとして得る。通常サイクルは上記した サイクルでデータを読み出すため、アクセス時間として は信号バーRASの降下エッジ時からデータ出力Dout が有効になるまでの時間 t RAC (バーRASアクセスタ イム)を要する。このアクセス時間 t RACは、通常10 Ons程度である。なお、tpは信号バーRASのプリ チャージ時間、tcはサイクル時間であり、通常tc=2 00ns程度である。

【0006】同図(b)に示すように、ページモードサイクルでは同一行アドレスRA上で複数の列アドレスCAでデータの読出しが行える。従って、アクセス時間は信号バーCASの降下エッジ時からデータ出力Doutが有効になるまでの時間 t CAC(バーCASアクセスタイム)となり、通常サイクルでのアクセス時間 t RACの半分程度の時間となり、通常50ns程度である。なお、tcpは信号バーCASのプリチャージ時間、tpcはサイクル時間である。

【0007】同図(c)に示すように、スタティックコラムモードではページモードの信号バーCASを不要にし、列アドレスCAをあたかもスタティックRAMのように動作させている。従ってアクセス時間はマルチプレクスアドレス変化時からデータ出力Doutが有効になるまでの時間 tAA(アドレスアクセスタイム)となり、tCAC同様通常サイクルでのアクセス時間 tRACの半分程度となり、通常50ns程度である。

【0008】図5は、ページモードあるいはスタティックコラムモードが可能な従来のDRAM素子の基本構成を示す構成プロック図である。

4

【0009】同図に示すように、行アドレスバッファ 1,列アドレスバッファ2がマルチプレクスアドレス信 号MAより各々行アドレスRA、列アドレスCAを取込 んでいる。そして信号バーRASの降下エッジが行アド レスバッファ1に入力されると、行アドレスRAが行デ コーダ3へ送られ、次段のワードドライバ4を駆動する ことで、行アドレスRAにより選択されたメモリセルア レイ5内の1本のワード線(図示せず)を活性化する。 【0010】そして、活性化されたワード線に接続され た全メモリセルのデータが、メモリセルアレイ5内の全 ビット線(図示せず)を介してセンスアンプ6へ送られ る。センスアンプ6は得られたデータを検知し、増幅す る。したがって、この時点で指定された行アドレスRA 一行分のデータがセンスアンプ6にラッチされている。 以降、行アドレスRAが同一のデータをアクセスする場 合は、前述したページモード、スタティックコラムモー ドが利用できる。

【0011】つまり、ページモードでは、信号バーCASの降下エッジが列アドレスバッファ2に入力されると、列アドレスCAが列デコーダ7に送られ、センスアンプ6に格納されているデータ群のいずれかを有効にすることで、出力バッファ8を介してデータ出力Doutを得る。スタティックコラムモードの場合も起動をマルチプレクスアドレスMAの変化による点を除き同様の動作を行う。なお、9はデータの入出力を制御するI/Oスイッチ、10は入力バッファ、Dinはデータ入力である。

【0012】図6はページモード(あるいはスタティックコラムモード)を利用した簡易キャッシュシステムを有する従来のメモリシステムのプロック構成図である。同図に示すように、このメモリシステムは8個の1M×1構成のDRAM素子11~18を8使用し構成した1Mバイトのメモリシステムである。従ってアドレス線は20本(220=1048576=1M)必要とするが、実際上はアドレスマルチプレクサ21より行アドレスRA(10ビット),列アドレスCA(10ビット)に分けたマルチプレクスアドレス信号MAが送られる10本のアドレス線が各々のDRAM素子11~18に接続されている。

【0013】図7は、図6で示したメモリシステムのキャッシュ動作を示した波形図である。以下、図7および図5を参照しつつ図6のメモリシステムの動作を説明する。なお、ラッチ22には、既に直前にアクセスされた行アドレスRA1がラッチされており、センスアンプ6内には行アドレスRA1の全データが既にラッチされているとする。

【0014】このような状態で、図示しないCPUが必要とするデータの20ビットのアドレス信号Adをアドレスジェネレータ23より発生する。このアドレス信号Adから行アドレスRA2がコンパレータ24に入力さ

れ、コンパレータ24はこの行アドレスRA2とラッチ 22に格納されている行アドレスRA1との比較を行 い、RA1=RA2であれば、センスアンプ6に保持し ているデータ群にアクセスされた (キャッシュヒット) ことになり、コンパレータ24は活性化した("H" レ ベル) キャッシュヒット信号 CH(Cache Hit)をステー トマシン25に送る。活性化した信号CHを受けたステ ートマシン25は信号バーRASを"L"レベルに保っ たまま、信号バーCASをトグルする(立下げる)ペー ジモード制御を行い、アドレスマルチプレクサ21はD RAM素子11~18にマルチプレクスアドレスMAと して、列アドレスCAを供給し、各DRAM素子11~ 18のセンスアンプ6に格納されたデータ群より、列デ コーダクにより選択されたデータを取り出す。このよう にキャッシュヒットした場合、DRAM素子11~18 から高速なアクセス時間 t CACで、出力データ Doutが得 られる。

【0015】一方、コンパレータ24において、RA1 #RA2が判定されると、センスアンプ6に保持してい るデータ群以外にアクセスされた(キャッシュミス)こ とになり、コンパレータ24はステートマシン25に非 活性("L" レベル) の信号CHを発生する。この時、 ステートマシン25は信号バーRAS、バーCASの順 にトグルする通常サイクルのDRAM素子11~18の 制御を行い、アドレスマルチプレクサ21は行アドレス RA2, 列アドレスCAの順にマルチプレクスアドレス MAをDRAM素子11~18に供給する。このように キャッシュミスした場合、信号バーRASを図7に示す ようにプリチャージし、さらにDRAM素子11~18 から低速なアクセス時間 t RACで出力データ Doutが得ら れることになる。このため、ステートマシン25はウェ イト信号Waitを発生し、CPUに待機をかける。ま た、ラッチ22はコンパレータ24より非活性のキャッ シュヒット信号CHを受けると新しい行アドレスRA2 を保持する。

[0016]

【発明が解決しようとする課題】従来の簡易キャッシュシステムは以上のようにセンスアンプ6によりラッチする形式で構成されているので、エントリー数は1である。従って、同じ行アドレスRAに連続してアクセスする場合のみにキャッシュヒットとなるため、例えば連続する2つの行アドレスにまたがったプログラムルーチンが繰り返し実行される場合などには、必ずキャッシュミスが生じてしまうことになり、キャッシュヒット率が低いという問題点があった。

【0017】この発明は、上記した問題点を解決するためになされたもので、キャッシュヒット率を向上させた簡易キャッシュシステムを有する半導体記憶装置を得ることを目的とする。

[0018]

6

【課題を解決するための手段】この発明に係る請求項1記載の半導体記憶装置は、複数行及び複数列に配列され、各々が情報を記憶する複数のメモリセルを有し、前記複数のメモリセルが複数列単位の複数のブロックに分割されたメインメモリと、複数の記憶素子を有し、前記メインメモリからブロック単位で読み出された情報記記憶するキャッシュメモリと、前記メインメモリと前記メインメモリと前記メインメモリと前記メインメモリとの間に接続され、前記キャッシュメモリ及び前記メインメモリのうちいずれか一方へのアインスを指示するキャッシュ制御信号に従い、前記メインメモリから読み出された情報の前記キャッシュメモリから読み出された情報の前記キャッシュメモリから読み出された情報の前記キャッシュメモリから読み出された情報の前記キャッシュメモリから読み出された情報の前記キャッシュメモリから読み出された情報の前記キャッシュメモリから読み出された情報の前記キャッシュメモリから読み出された情報の前記キャッシュメモリから読み出された情報の前記キャッシュメモリから読み出された情報の前記キャッシュメモリから読み出される。

【0019】また、請求項2記載の半導体記憶装置のように、前記転送制御手段は、前記キャッシュ制御信号に基づいて活性状態及び非活性状態が制御されるとともに列アドレス信号の一部と行アドレス信号を受ける選択手段によって前記メインメモリから読み出された情報を前記キャッシュメモリに転送するか否かを制御されてもよ20 い。

【0020】また、請求項3記載の半導体記憶装置のように、前記転送制御手段は、前記メインメモリの各プロックにそれぞれが対応した複数の転送部を有し、各転送部は複数のトランスファゲートを有し、前記キャシュヒット信号に従い、前記メインメモリからブロック単位で読み出された情報を前記キャッシュメモリに転送する時に、前記情報が読み出されるメインメモリのブロックに対応した転送部の複数のトランスファゲートが導通状態とされ、残りの転送部の複数のトランスファゲートが非導通状態とされてもよい。

【0021】また、請求項4記載の半導体記憶装置のように、前記転送制御手段の各転送部の前記複数のトランスファゲートは、前記転送部に対応して設けられ前記キャッシュ制御信号に基づいて活性状態及び非活性状態が制御されるとともに列アドレス信号の一部と行アドレス信号を受けるブロック選択手段によって、導通状態及び非導通状態が制御されてもよい。

【0022】また、請求項5記載の半導体記憶装置のように、前記キャッシュメモリの各ブロックにおける複数の記憶素子は、前記メインメモリの各ブロックにおける複数列と同数の複数列に設けられてもよい。

【0023】この発明に係る請求項6記載の半導体記憶装置は、複数行及び複数列に配列され、各々が情報を記憶する複数のメモリセルを有し、前記複数のメモリセルが複数列単位の複数のプロックに分割されたメインメモリを備え、前記メインメモリの各プロックにおける列数は、出力データのピット数よりも多く設定され、複数の記憶素子を有し、前記メインメモリからブロック単位で読み出された情報を記憶するキャッシュメモリと、前記

50 メインメモリと前記キャッシュメモリとの間に接続さ

れ、前記キャッシュメモリ及び前記メインメモリのうちいずれか一方へのアクセスを指示するキャッシュ制御信号に従い、前記メインメモリから読み出された情報の前記キャッシュメモリへの転送の実行/非実行を制御する転送制御手段とをさらに備えて構成してもよい。

【0024】また、請求項7記載の半導体記憶装置のように、前記転送制御手段は、前記キャッシュ制御信号に基づいて活性状態及び非活性状態が制御されるとともに列アドレス信号の一部と行アドレス信号を受ける選択手段によって前記メインメモリから読み出された情報を前記キャッシュメモリに転送するか否かを制御されてもよい。

【0025】また、請求項8記載の半導体記憶装置のように、前記転送制御手段は、前記メインメモリの各プロックにそれぞれが対応した複数の転送部を有し、各転送部は複数のトランスファゲートを有し、前記キャシュヒット信号に従い、前記メインメモリからプロック単位で読み出された情報を前記キャッシュメモリに転送する時に、前記情報が読み出されるメインメモリのブロックに対応した転送部の複数のトランスファゲートが導通状態20とされ、残りの転送部の複数のトランスファゲートが非導通状態とされてもよい。

【0026】また、請求項9記載の半導体記憶装置のように、前記転送制御手段の各転送部の前記複数のトランスファゲートは、前記転送部に対応して設けられ前記キャッシュ制御信号に基づいて活性状態及び非活性状態が制御されるとともに列アドレス信号の一部と行アドレス信号を受けるブロック選択手段によって、導通状態及び非導通状態が制御されてもよい。

【0027】また、請求項10記載の半導体記憶装置のように、前記キャッシュメモリの各ブロックにおける複数の記憶素子は、前記メインメモリの各ブロックにおける複数列と同数の複数列に設けられてもよい。

[0028]

【発明の実施の形態】図1はこの発明の一実施の形態であるキャッシュ機能を有するメモリシステムのDRAM素子の基本構成を示すブロック構成図である。同図において1~4、8~10及びバーRAS、バーCAS、MA、RA、CAは従来と同じであるので説明は省略し、以下従来と異なる点について述べる。

【0029】同図に示すようにメモリセルアレイ5をプロックB1~B4と4分割して使用するため、センスアンプ6, I/Oスイッチ9間にブロックB1~B4に対応して転送部であるトランスファゲート31(31a~31d), キャッシュメモリであるデータレジスタ32(32a~32d)を挿入している。トランスファゲート31は、図2の詳細ブロック構成図に示すように、選択手段であるブロックデコーダ34により各々が制御されるため、その導通・非導通により、メモリセルアレイ5のデータをブロック(B1~B4)単位で、センスア50

ンプ6を介して対応のデータレジスタ32a~32dへ 転送が可能となる。

【0030】トランスファゲートコントローラ33(33a~33d)は、図2の詳細ブロック構成図に示したように、ブロックデコーダ34a~34dの出力信号とキャッシュヒット信号CHの反転信号を入力信号とし、これらの信号の論理積を出力信号とし、トランスファゲート31に送ることにより、トランスファゲート31を制御している。

【0031】また、ブロックデコーダ34は図2で示すように列アドレスCAの上位2ビットを入力信号ととし、選択された1つのブロックB1~B4のみ活性化する信号(この場合 "H"レベル)を列デコーダ7及びトランシスファゲートコントローラ33に送ることにより、プロックB1~B4のうちの一のブロックを選択している。一方、選択されたブロックの列デコーダ7は列アドレスCAの下位8ビットと、ブロックデコーダ34の出力信号とを入力信号とし、各ブロックの列数に相当る256(28)個のI/Oスイッチ9のうちいずれか1つを有効にして、I/Oバスを介して1ビットの出力データを出力させている。したがって、各ブロックB1~B4のビット数(列数=256)は、出力データのビット数(三1)よりも多く設定されている。

【0032】図3はこの発明の一実施の形態であるキャ ッシュ機能を有するメモリシステムを示したブロック構 成図である。同図に示すように、従来と異なり、4つの ラッチ22a~22dを設けている。また、これらのラ ッチ22a~22dの選択手段としてセレクタ36が設 けられており、セレクタ36はアドレス信号Adより行 アドレスRAの全ビットと列アドレスCAの上位2ビッ ·トを入力信号とし、列アドレスCAの上位2ピットに基 づきコンパレータ24と比較すべきラッチ22a~22 dのいずれかを選択し、コンパレータ24の出力である キャッシュヒット信号CHが非活性であるキャッシュミ ス時には、行アドレスRAの値を選択されたラッチ22 a~22dのいずれかに保持させる働きを有している。 また、キャッシュヒット信号 C H は図 1, 図 2 に示した ようにトランスファゲートコントローラ33に与える必 要があるため、DRAM素子11~18にも与えられる ようにしている。

【0033】以下、従来例で用いた図7を参照しつつ、図1,図2で示したこの発明の一実施の形態であるメモリシステムの動作を説明する。なお、ラッチ22a~22dには、既に各プロックB1~B4において直前にアクセスされた行アドレスRA1a~RA1dが各々ラッチされており、データレジスタ32a~32dにはその時のプロックB1~B4ごとの全データが既にラッチされているとする。

【0034】このような状態で、図示しないCPUが必要とする20ビットのアドレス信号Adをアドレスジェ

ネレータ23より発生する。このアドレス信号 Adから行アドレスRA2がコンパレータ24に入力される。一方、アドレス信号 Adの列アドレスCA2の上位2ビットがセレクタ36に入力されると、セレクタ36は選択されたブロックB1~B4に該当するラッチ22のみを有効にする。ここで、説明の都合上ブロックB2、つまりラッチ22bが選択されたとすると、コンパレータ24は入力された行アドレスRA2とラッチ22bに格納されている行アドレスRA1bとの比較を行い、RA1b=RA2であれば、キャッシュヒットに号CHを各DRAM素子11~18及びステートマシン25に送る。

【0035】この時、各DRAM素子11~18中の列アドレスCAの上位2ビットを入力信号としたブロックデコーダ34によりブロックB2が選択される。また、ブロックデコーダ34bの出力信号が"H"レベル、キャッシュヒット信号CHの反転信号は"L"レベルであるため、その論理積であるトランスファゲートコントローラ33bの出力信号は"L"レベルとなり、トランスファゲート31bは導通せず、データレジスタ32bとセンスアンプ6間は電気的に遮断されている。

【0036】一方、"H"レベルのキャッシュヒット信号CHを受けたステートマシン25は信号バーRASを"L"レベルに保ったまま、信号バーCASをトグルするページモードと同様な制御を行ない、アドレスマルチプレクサ21はDRAM素子11~18にマルチプレクスアドレスMAとして列アドレスCAを供給し、各DRAM素子11~18のデータレジスタ32bに格納されたデータ群より列デコーダ7により選択されたデータをI/Oスイッチ9を介して取り出す。このようにしてキャッシュヒットした場合、DRAM素子11~18から高速なアクセス時間tCACで出力データDoutが得られる。

【0037】また、コンパレータ24においてRA1b #RA2が判定されると、キャッシュミスとみなし、非 活性 ("L"レベル)のキャッシュヒット信号CHをD RAM素子11~18,ステートマシン25及びセレク タ36に送る。

【0038】この時、各DRAM素子11~18中の選 40 択されたブロックB2におけるブロックデコーダ34b の出力信号が"H"レベル、キャッシュヒット信号CH の反転信号が"H"レベルであるため、その論理積であるトランスファゲートコントローラ33bの出力信号は"H"レベルとなり、トランスファゲート31bは導通し、データレジスタ32bとセンスアンプ6間は電気的に接続される。

【0039】一方、"L"レベルのキャッシュヒット信号CHを受けたステートマシン25は、信号バーRAS, バーCASを順次トグルさせる通常サイクルでDR 50

10

AM素子11~18の制御を行い、アドレスマルチプレクサ21は行アドレスRA2、列アドレスCAの順にマルチプレクスアドレスMAをDRAM素子11~18に供給する。そして、メモリセルアレイ5よりセンスアンプ6、トランスファゲート31b、データレジスタ32b、I/Oスイッチ9及び出力バッファ8を介して、列デコーダ7により選択されたデータを出力データDoutとして読み出す。

【0040】加えて、各ブロックB1~B4のビット数 (列数)は、出力データのビット数よりも多く設定されているため、ブロックの列数が必要以上に少なくなることはなく、高レベルなヒット率を維持することができる。

【0041】このようにキャッシュミス時には、信号バーRASをプリチャージし、さらにDRAM素子11~18から低速なアクセス時間 tracで出力データ Doutが得られることになる。このため、ステートマシン25はウェイト信号Waitを発生し、CPUに待機をかける。また、セレクタ36により選択されたラッチ22bには、新しい行アドレスRA2が保持される(他のラッチ22a,22c,22d内の値は変化しない。)。

【0042】このように、キャッシュヒット、キャッシュミス時におけるDRAM素子 $11\sim18$ のメモリ管理をプロック $B1\sim B4$ 単位で行えるようにしたため、各プロック $B1\sim B4$ 各々が独立して行アドレスに対するデータ群をデータレジスタ32に格納することができるので、エントリー数は4である。その結果、連続する2つの行アドレスにまたがったプログラムルーチンが繰り返し実行される場合などにも対応することができ、キャッシュヒット率は向上する。

【0043】なお、この実施の形態ではメモリセルアレイ5を4プロックB1~B4構成(エントリー数4)としたが、ブロックの分割数は適当に増減することは勿論可能である。

[0044]

【発明の効果】以上説明したように、この発明の請求項 1 ないし請求項 1 0 記載の半導体記憶装置によれば、キャッシュメモリはメインメモリからプロック単位で読み出された情報を記憶してプロック単位にエントリーできるため、キャッシュヒット率を向上させることができる。

【0045】また、この発明の請求項6ないし請求項10記載の半導体記憶装置によれば、メインメモリの各プロックにおける列数は出力データのビット数よりも多く設定されるため、各プロックの列数が必要以上に少なくなることはなく、高レベルなヒット率を維持することができる。

【図面の簡単な説明】

【図1】 この発明の一実施の形態であるキャッシュ機能を有するメモリシステムにおけるDRAM素子の構成

説明図である。

【図2】 図1のDRAM素子の詳細な構成説明図である。

【図3】 この発明の一実施の形態であるキャッシュ機能を有するメモリシステムのブロック構成図である。

【図4】 DRAMにおける高速アクセス機能を示した 波形図である。

【図5】 従来のキャッシュ機能を有するメモリシステムにおけるDRAM素子の構成説明図である。

【図6】 従来のキャッシュ機能を有するメモリシステ * 10


12

*ムのブロック構成図である。


【図7】 従来のキャッシュ動作を示す波形図である。 【符号の説明】


5 メモリセルアレイ、6 センスアンプ、22a~22d ラッチ、24コンパレータ、31a~31d トランスファゲート、32a~32d データレジスタ、33a~33d トランスファゲートコントローラ、34a~34dプロックデコーダ、36 セレクタ、CHキャッシュヒット信号。


【図1】




【図2】














【図7】

